체임피던스 측정 ASIC의 성능평가 및 측정 결과 보정에 관한 연구

Abstract

[한글]개발된 체임피던스 측정 ASIC은 넓은 대역의 다중주파수, 부분체임피던스법을 구현하였기 때문에 복잡한 아날로그 회로 및 디지털 회로가 하나로 집적되어있다. 따라서 구현된 부분 및 전체 회로의 동작과 성능의 체계적인 검증작업이 요구되며, 측정값이 성능에 직접적인 영향을 미치므로 정확성 및 재현성의 평가가 필수적이다.

이에 따라 본 논문에서는 체임피던스 측정 ASIC을 테스트 할 수 있는 모듈 및 베이스보드를 설계하였고, ASIC의 기능 및 성능에 대한 평가를 위한 평가목록을 작성하여 그에 따라 평가를 수행하였다. 또한 체임피던스 측정방식의 특성상 발생하는 오차 및 ASIC공정과정에서 발생하는 오차들에 대하여 평가 자료를 바탕으로 보정 알고리즘을 개발하여 측정의 정확성과 재현성을 검증하였으며, ASIC의 중요 사항인 칩간 특성에 대한 균질성을 검증하였다. 기능 및 성능 평가 결과, ASIC을 구성하는 각 블록의 기능적인 부분은 오차범위 안에 있음을 확인하였으나 스위칭 블록, 전극 등에서 필연적으로 존재하는 기생커패시터 및 저항 성분으로 인해 채널 간 전류인입 특성의 차이가 발생하였다. 이를 바탕으로 본 논문에서 개발한 데이터 보정 알고리즘을 적용한 결과, R모델을 이용한 임피던스 값 검증에서 0.02% ~ 0.96%의 오차율를 보였으며 병렬 R-C모델을 이용한 임피던스 값 검증에서 60개의 모델 중에 93%가 2%이내의 오차율을 보였다. 또한 칩간 특성 비교에서도 오차율이 단일칩 내의 오차 범위 내에 존재함을 확인하였다.

본 논문에서 제안한 데이터 보정 알고리즘은 개발된 체임피던스 ASIC을 이용한 제품에 실제 적용이 가능한 형태이며, 이를 통해 정확도 향상을 위한 ASIC 수정 없이 높은 정확도의 체임피던스 측정이 가능하게 하였다. 뿐만 아니라 단일칩의 재현성은 물론이고 대량 생산 ASIC간의 균일성을 확보할 수 있는데 크게 도움이 될 수 있으므로 양산성 및 양품 획득 수율 면에서 일조 할 수 있을 것으로 예상 된다.

[영문]Bio impedance measuring ASIC integrates complex analog and digital circuits into a single one because it implemented multiple frequencies covering wide ranges and partial bio impedance method. Therefore, systematic verification is necessary and evaluation on accuracy and reproducibility is essential for measured output would directly affect the function.

Hereupon, this study designed a module and a base board to test bio impedance measuring ASIC and valuated ASIC with a list made out to evaluate the function and the performance of ASIC. Also, the study verifies the accuracy and reproducibility of measuring via developing compensation algorism based on the evaluation data about errors produced while measuring the bio impedance and ASIC procedure. Simultaneously, this verifies homogeneity among chips, the important characteristic of ASIC.

After this verification, functional parts of each block consisting ASIC were checked that they were within the range of a permissible error but the difference of traits of current inputs between channels were shown because of parasitic capacity and resistance which inevitably exist in switching blocks and electrodes. As a result of occupying this data into data compensation algorism developed from this study, 0.02% ~ 0.96% of relative error was shown in verification on impedance result using R model and 93% out of 60 models using parallel R-C model showed relative error less than 2%.

The data compensation algorism suggested in this study is in a form of direct application for products using bio impedance ASIC and this made bio impedance measuring with high accuracy without ASIC revision possible. Also, the algorism is expected to contribute to the mass production and higher acquisition rate of right products because it can give help ensuring not only reproducibility of a chip but also the homogeneity of mass producted ASIC.